Ventana Veyron V1 RISC

Lors de Hot Chips 2023, Ventana Micro, une startup de processeurs RISC-V, a présenté son nouveau centre de données Veyron V1. Le Ventana Veyron V1 s'ouvre sur la nouvelle ère des processeurs RISC-V pour les centres de données. Bien que cela concerne le produit V1, la société a apparemment déjà fait fonctionner la V2.

Puisque ces séances se déroulent en direct depuis l’auditorium, veuillez excuser les fautes de frappe. Hot Chips est un rythme fou.

Ventana propose un toboggan cible amusant pour le Veyron V1. Cela pourrait être mieux décrit comme « partout où nous pouvons trouver une demande ».

L'idée est que Ventana Micro dispose d'un cœur de processeur RISC-V, jusqu'à 16 cœurs par chipset, puis les combine avec un hub d'E/S doté d'éléments tels que des contrôleurs de mémoire DDR et PCIe. Ventana affirme qu'il peut faire évoluer le Veyron V1 jusqu'à 192 cœurs, mais il peut également intégrer des accélérateurs spécifiques à un domaine.

Voici les spécifications clés, notamment les cœurs, le cache et bien plus encore sur la puce. Ventana affirme que Veyron V1 prendra en charge des éléments tels que la virtualisation ainsi que des mesures le rendant plus résistant aux attaques par canal secondaire.

Du côté du support, ce qui nous a surpris, c'est que l'entreprise discute déjà de la virtualisation imbriquée. Les puces Arm Neoverse N1 que nous avons vues ne prenaient même pas en charge la virtualisation imbriquée.

Voici un peu plus sur la microarchitecture de base. Nous ne pouvons pas transcrire cela aussi rapidement qu’en montrant simplement la diapositive.

Voici un peu plus à ce sujet.

Voici le pipeline dans un graphique très difficile à lire.

Voici la diapositive de prédiction, de récupération et de décodage :

Voici les détails du chargement/stockage :

À partir de la taille d'un cluster de processeurs, chaque cluster de 16 cœurs dispose de jusqu'à 48 Mo de cache L3.

Il aurait été vraiment intéressant que la société inclue UCIe ici juste pour dire qu'il s'agit de l'un des premiers processeurs UCIe et qu'elle s'appuie sur des chipsets.

En termes de performances, Ventana vise ce qui est désormais les performances de la génération précédente avec le Veyron à 128 cœurs. Les chiffres pour les processeurs comme AMD EPYC Bergamo sont beaucoup plus élevés (> 2x) que ceux de Milan. La société a déclaré que le V2 n'était pas en production alors que Bergamo est déjà disponible pour tous.

Sur un marché RISC-V, Ventana n'a pas besoin d'être plus rapide qu'AMD et Intel à ce stade. Il faut juste qu'il ne s'agisse pas de x86, ni d'Arm, mais de RISC-V. Les gens considèrent RISC-V spécifiquement comme remplacement d’Arm dans les futures conceptions de CPU et xPU.

Ventana dispose également d'une implémentation de référence Veyron V1 qui peut être utilisée pour TSMC 5 nm.

RISC-V est la technologie à surveiller dans l’espace alternatif x86. Arm est déjà grand, mais alors qu'il s'efforce de réorganiser son activité, RISC-V a l'opportunité de perturber l'exploitation d'une grande partie du travail effectué par Arm. En 2016, lorsque nous avons examiné le Cavium ThunderX, les processeurs des serveurs Arm étaient très rudimentaires. Depuis lors, beaucoup de travail a été fait pour passer d’une base de code et d’une infrastructure à architecture x86 unique à un monde à architectures multiples pour x86 et Arm. Une grande partie de ce travail est exploitée par RISC-V pour augmenter la vitesse du marché. Il semble également que la conception de sa puce d'E/S tire parti des leçons tirées d'AMD, qui a fait ses preuves.

Espérons que nous pourrons bientôt mettre la main sur du vrai matériel Veyron V1.